Auteur Sujet: CPU serveurs: Xeon E3 ou Xeon E5 ?  (Lu 15458 fois)

0 Membres et 1 Invité sur ce sujet

BadMax

  • Client Free adsl
  • Expert
  • *
  • Messages: 3 481
  • Malissard (26)
CPU serveurs: Xeon E3 ou Xeon E5 ?
« Réponse #24 le: 07 mars 2017 à 14:32:40 »
J'ai retrouvé l'info sur ce schéma du chipset H67 (assez commun à l'époque) :


Les 16x lignes PCI-Ex du connecteur graphique sont directement cablées vers le CPU. Ensuite celui-ci utilise son bus DMI pour échanger avec le chipset qui lui-même a 8x lignes PCI-Ex qu'il peut utiliser comme bon lui semble.

Si j'en juge par https://en.wikipedia.org/wiki/List_of_Intel_chipsets le bus DMI est devenu le standard de base à travers toute la gamme Intel, depuis les chipset Mobiles jusqu'aux chipset Server/Xeon.

vivien

  • Administrateur
  • *
  • Messages: 47 088
    • Twitter LaFibre.info
CPU serveurs: Xeon E3 ou Xeon E5 ?
« Réponse #25 le: 07 mars 2017 à 14:46:51 »
Merci BadMax !

Dans le diagramme ils indiquent 16x lignes PCI-Express 2.0 avec un débit de 16 GB/s (16 Go/s en français).

C'est étonnant : Le PCI-Express 2.0 a un débit de 500 Mo/s par lame, soit 8 Go/s et non pas 16 Go/s.
Intel additionne le début up et down ?

Pour le bus DMI, Intel annonce 20 Gb/s.
Là aussi ils ont additionné up et down. DMI propose un débit de 10 Gbit/s dans chaque sens.

Étonnant aussi le fait d'utiliser dans un même schéma des GB a coté de Gb (il y a un facteur x8 entre les deux)
Il faut retenir que la carte graphique intégrée rentre en concurrence avec la carte Ethernet et les 8 PCI-Express 2.0 sur le bus DMI et que au maximum elle bénéficie d'un équivalent de PCI Exress 2.5 si tout le reste est inutilisé (soit 10 Gb/s symétrique). Il semble donc assez facile de saturer un bus DMI.

BadMax

  • Client Free adsl
  • Expert
  • *
  • Messages: 3 481
  • Malissard (26)
CPU serveurs: Xeon E3 ou Xeon E5 ?
« Réponse #26 le: 07 mars 2017 à 17:50:30 »
La puce graphique utilise la connexion Intel FDI (Flexible Display Interface), pas le bus DMI.

Citer
FDI or Flexible Display Interface is an interconnect created by Intel in order to allow the communication of the HD Graphics integrated GPU found on supported CPUs with the PCHsouthbridge where display connectors are attached. It provides a path between an Intel processor and an Intel southbridge on a computer motherboard which carries display data from the graphics controller (North Display) of the Intel processor package to the display connectors attached at some PCH (South Display) versions. It is based on DisplayPort standard. Currently it supports 2 independent 4-bit fixed frequency links/channels/pipes at 2.7GT/s data rate. It was first used with the 2010 Core i3, i5 processors and H55, H57, Q57, 3450 southbridges released in 2010. FDI enabled processors require FDI enabled southbridge in order to utilize the graphics controller capability thus P55 and PM55 based boards will not be able to take advantage of the graphics controller present on later processors. An FDI capable southbridge and CPU pair is not usable without the existence of the appropriate video connectors on the mainboard.

http://www.itchasers.com/store/news/53/Intel-(-FDI-or-Flexible-Display-Interface-).html