Tableau des ressources PCIe de la génération actuelle chez AMD

AMD a aussi fait le choix de la suppression du Northbridge et a donc un seul composant.

PEG ça veut dire Pci-Express Graphic, c'est juste le port PCIe qui sert pour la carte graphique et ça n'est pas le bus du CPU

Le lien entre le CPU et le chipset est en PCIe 3.0 sauf sur les X570 qui est en PCIe 4.0 x4 et sur le TRX40 le lien est en PCIe 4.0 x8

Et c'est normal, cette carte ne supporte que PCIe 1.1 x4 (LnkCap). Pourquoi 4 lignes pour du Gigabit ? Parce qu'elle a une petite soeur sur l'adresse 0000:01:00.1. Oui, il s'agit d'une carte à 2 ports réseaux Gigabit. Une ligne PCIe n'aurait pas suffit.

Pourquoi pas 2 lignes PCIe 1.1 ? Pour deux ports 1 Gb/s, cela devrait suffire, non ?

Donc si le réseau Intel intégré est utilisé, la logique veut qu'on utilise la ligne 14, ce qui n'enlève pas de PCIe (sur d'autres chipsets ce n'est pas forcément le cas, donc le réseau intégré ou certains ports SATA et USB peuvent enlever des lignes PCIe).

Mais on trouve des cartes mères avec un contrôleur Ethernet Realtek RTL8111H (je suppose qu'il est moins cher que la PHY nécessaire pour utiliser le contrôleur Intel intégré...), et dans ce cas ça utilise une ligne PCIe, donc il n'en reste plus que 5 pour les ports reliés au chipset.

Exemple avec un PC Dell Inspiron 3650 (Core i3-6100 @3.7 GHz) qui intègre une carte Realtek 1 Gb/s sur la carte mère, qui prend une ligne PCIe 1.1 "LnkCap: Port #0, Speed 2.5GT/s, Width x1, ASPM L0s L1, Exit Latency L0s unlimited, L1 <64us" :
$ sudo lspci -vv -s 0000:01:00.0
01:00.0 Ethernet controller: Realtek Semiconductor Co., Ltd. RTL8111/8168/8411 PCI Express Gigabit Ethernet Controller (rev 15)
Subsystem: Dell RTL8111/8168/8411 PCI Express Gigabit Ethernet Controller
Control: I/O+ Mem+ BusMaster+ SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR- FastB2B- DisINTx+
Status: Cap+ 66MHz- UDF- FastB2B- ParErr- DEVSEL=fast >TAbort- <TAbort- <MAbort- >SERR- <PERR- INTx-
Latency: 0, Cache Line Size: 64 bytes
Interrupt: pin A routed to IRQ 16
Region 0: I/O ports at e000 [size=256]
Region 2: Memory at df104000 (64-bit, non-prefetchable) [size=4K]
Region 4: Memory at df100000 (64-bit, non-prefetchable) [size=16K]
Capabilities: [40] Power Management version 3
Flags: PMEClk- DSI- D1+ D2+ AuxCurrent=375mA PME(D0+,D1+,D2+,D3hot+,D3cold+)
Status: D0 NoSoftRst+ PME-Enable- DSel=0 DScale=0 PME-
Capabilities: [50] MSI: Enable- Count=1/1 Maskable- 64bit+
Address: 0000000000000000  Data: 0000
Capabilities: [70] Express (v2) Endpoint, MSI 01
DevCap: MaxPayload 128 bytes, PhantFunc 0, Latency L0s <512ns, L1 <64us
ExtTag- AttnBtn- AttnInd- PwrInd- RBE+ FLReset- SlotPowerLimit 10.000W
DevCtl: Report errors: Correctable- Non-Fatal- Fatal- Unsupported-
RlxdOrd+ ExtTag- PhantFunc- AuxPwr- NoSnoop-
MaxPayload 128 bytes, MaxReadReq 4096 bytes
DevSta: CorrErr+ UncorrErr- FatalErr- UnsuppReq+ AuxPwr+ TransPend-
LnkCap: Port #0, Speed 2.5GT/s, Width x1, ASPM L0s L1, Exit Latency L0s unlimited, L1 <64us
ClockPM+ Surprise- LLActRep- BwNot- ASPMOptComp+
LnkCtl: ASPM Disabled; RCB 64 bytes Disabled- CommClk+
ExtSynch- ClockPM+ AutWidDis- BWInt- AutBWInt-
LnkSta: Speed 2.5GT/s, Width x1, TrErr- Train- SlotClk+ DLActive- BWMgmt- ABWMgmt-
DevCap2: Completion Timeout: Range ABCD, TimeoutDis+, LTR+, OBFF Via message/WAKE#
DevCtl2: Completion Timeout: 50us to 50ms, TimeoutDis-, LTR+, OBFF Disabled
LnkCtl2: Target Link Speed: 2.5GT/s, EnterCompliance- SpeedDis-
Transmit Margin: Normal Operating Range, EnterModifiedCompliance- ComplianceSOS-
Compliance De-emphasis: -6dB
LnkSta2: Current De-emphasis Level: -6dB, EqualizationComplete-, EqualizationPhase1-
EqualizationPhase2-, EqualizationPhase3-, LinkEqualizationRequest-
Capabilities: [b0] MSI-X: Enable+ Count=4 Masked-
Vector table: BAR=4 offset=00000000
PBA: BAR=4 offset=00000800
Capabilities: [100 v2] Advanced Error Reporting
UESta: DLP- SDES- TLP- FCP- CmpltTO- CmpltAbrt- UnxCmplt- RxOF- MalfTLP- ECRC- UnsupReq- ACSViol-
UEMsk: DLP- SDES- TLP- FCP- CmpltTO- CmpltAbrt- UnxCmplt- RxOF- MalfTLP- ECRC- UnsupReq- ACSViol-
UESvrt: DLP+ SDES+ TLP- FCP+ CmpltTO- CmpltAbrt- UnxCmplt- RxOF+ MalfTLP+ ECRC- UnsupReq- ACSViol-
CESta: RxErr- BadTLP- BadDLLP- Rollover- Timeout- NonFatalErr-
CEMsk: RxErr- BadTLP- BadDLLP- Rollover- Timeout- NonFatalErr+
AERCap: First Error Pointer: 00, GenCap+ CGenEn- ChkCap+ ChkEn-
Capabilities: [140 v1] Virtual Channel
Caps: LPEVC=0 RefClk=100ns PATEntryBits=1
Arb: Fixed- WRR32- WRR64- WRR128-
Ctrl: ArbSelect=Fixed
Status: InProgress-
VC0: Caps: PATOffset=00 MaxTimeSlots=1 RejSnoopTrans-
Arb: Fixed- WRR32- WRR64- WRR128- TWRR128- WRR256-
Ctrl: Enable+ ID=0 ArbSelect=Fixed TC/VC=ff
Status: NegoPending- InProgress-
Capabilities: [160 v1] Device Serial Number 01-00-00-00-68-4c-e0-00
Capabilities: [170 v1] Latency Tolerance Reporting
Max snoop latency: 3145728ns
Max no snoop latency: 3145728ns
Capabilities: [178 v1] L1 PM Substates
L1SubCap: PCI-PM_L1.2+ PCI-PM_L1.1+ ASPM_L1.2+ ASPM_L1.1+ L1_PM_Substates+
  PortCommonModeRestoreTime=150us PortTPowerOnTime=150us
L1SubCtl1: PCI-PM_L1.2- PCI-PM_L1.1- ASPM_L1.2- ASPM_L1.1-
   T_CommonMode=0us LTR1.2_Threshold=0ns
L1SubCtl2: T_PwrOn=10us
Kernel driver in use: r8169
Kernel modules: r8169
$ lspci
00:00.0 Host bridge: Intel Corporation Xeon E3-1200 v5/E3-1500 v5/6th Gen Core Processor Host Bridge/DRAM Registers (rev 07)
00:02.0 VGA compatible controller: Intel Corporation HD Graphics 530 (rev 06)
00:14.0 USB controller: Intel Corporation 100 Series/C230 Series Chipset Family USB 3.0 xHCI Controller (rev 31)
00:14.2 Signal processing controller: Intel Corporation 100 Series/C230 Series Chipset Family Thermal Subsystem (rev 31)
00:16.0 Communication controller: Intel Corporation 100 Series/C230 Series Chipset Family MEI Controller #1 (rev 31)
00:17.0 SATA controller: Intel Corporation Q170/Q150/B150/H170/H110/Z170/CM236 Chipset SATA Controller [AHCI Mode] (rev 31)
00:1c.0 PCI bridge: Intel Corporation 100 Series/C230 Series Chipset Family PCI Express Root Port #5 (rev f1)
00:1c.5 PCI bridge: Intel Corporation 100 Series/C230 Series Chipset Family PCI Express Root Port #6 (rev f1)
00:1f.0 ISA bridge: Intel Corporation H110 Chipset LPC/eSPI Controller (rev 31)
00:1f.2 Memory controller: Intel Corporation 100 Series/C230 Series Chipset Family Power Management Controller (rev 31)
00:1f.3 Audio device: Intel Corporation 100 Series/C230 Series Chipset Family HD Audio Controller (rev 31)
00:1f.4 SMBus: Intel Corporation 100 Series/C230 Series Chipset Family SMBus (rev 31)
01:00.0 Ethernet controller: Realtek Semiconductor Co., Ltd. RTL8111/8168/8411 PCI Express Gigabit Ethernet Controller (rev 15)
02:00.0 Network controller: Qualcomm Atheros QCA9565 / AR9565 Wireless Network Adapter (rev 01)


Merci pour ce thread que je viens de découvrir !

Il y'a une petite erreur : P43 a un port principal 16x v2.0, la différence avec P45 est que ce port ne peut pas être scindé en 2 ports de 8x v2.0 pour le SLI sur P45 et doit rester en 16x sur P43.
À ce propos P45 mériterait  un Oui : on a deux ports v2.0 rélié au chipset en 8x
P43 et P45 un "limité" avec un port 4x rélié au southbridge : un iperf devrait passer vers 8gbps, pour un transfer vers HDD le bus DMI va saturer (obligé de faire un A/R sur le bus DMI : Réseau=>SouthBridge=>DMI=>NorthBridge=> CPU=>NorthBridge=>DMI=>SouthBridge=>Sata) enfin un supposant qu'on ait du SATA capable de suivre

J'ai refait un tableau à jour avec les derniers chipsets et CPUs d'AMD :

Elle fonctionne avec une carte mère Asrock B85 Pro4
Je voudrais lui ajouter une carte réseau 10Gb SFP+ mais je dois dire que mon faible niveau de connaissance ne m'a pas permis de comprendre en lisant ce post si cela fonctionnera au max des capacités offertes par la carte réseau...

Dans le tableau fait par @BadMax je peux lire que pour le PCH B85 c'est compatible 10Gb si "PCIe x4 OUI" ... concrètement ça veut dire quoi

Pour info la machine ne contient pas de carte graphique et il n'y a d'ajouté sur la carte mère que 2 cartes contrôleurs supplémentaires qui sont en PCIe 2.0 x1.

La carte mère a deux slots PCIe suffisants pour une carte 10Gbps :
 - le slot PCIe 3.0 x16 relié au CPU (habituellement utilisé pour la carte graphique)
 - le slot PCIe 2.0 "x16" en réalité câblé en x4 sur le chipset
Donc il y a l'embarras du choix 

Donc je si comprends bien en fait la mention de @Badmax ""PCIe x4 OUI" veut dire qu'avec un PCH B85 il faut au minimum utiliser un PCIe 4x et qu'il faut que ce soit au minimum du PCIe 2.0 ? Et que donc du PCIe 1.0 (quelque soit le nombre de lignes) serait toujours insuffisant car offrant un débit max trop faible et même problématique avec PCIE 2.0 x1  ?

C'est expliqué dans le premier post, pour du 10Gbps il faut au minimum PCIe 1.0 8x, PCIe 2.0 4x, ou PCIe 3.0 4x (les ports 2x n'existent pas en pratique).
Sur une carte mère en B85, si on regarde le tableau, il y a 16 lignes PCIe venant du CPU, et 8 lignes PCIe 2.0 venant du chipset.
Le "PCIe x4 OUI" partait du principe que les lignes du CPU seraient utilisées pour une carte graphique, et dans ce cas il faut que 4 des 8 lignes provenant du chipset soient reliées à un même slot (ce qui n'est pas toujours le cas, elles peuvent être utilisées pour des contrôleurs intégrés à la carte mère).

Suivant ce que tu as dit du coup je me pose aussi la question de si je peux utiliser le slot PCIe 3.0 x16 pour mettre une carte contrôleur pour SSD NVMe et utiliser le port PCIe 2.0 x16 pour mettre la carte réseau 10gb SFP+ en ayant le max de perf ?

Oui, un adaptateur NVME M2 vers PCIe sera en PCIe 3.0 4x sur le premier slot, soit la vitesse maximale de quasiment tous les NVMe.
Une carte 10Gbps fonctionnera très bien en PCIe 2.0 4x sur le second slot, sans aucune limitation (tant qu'on n'utilise qu'un seul SFP+, il n'y a pas assez de bande passante pour utiliser au maximum 2 SFP+ sur les cartes qui ont deux ports).

Sinon comment as tu pu savoir que le slot PCIe 3.0 x16 est relier directement au CPU et que le slot PCIe 2.0 x16 est en réalité en x4 sur ma carte mère ?

https://www.asrock.com/mb/Intel/B85%20Pro4/index.fr.asp

- 1 x PCI Express 3.0 x16 (PCIE2: mode x16)
- 1 x PCI Express 2.0 x16 (PCIE4: mode x4)
- 2 x PCI Express 2.0 x1
- 2 x PCI

Ensuite, le fait que le premier port soit relié au CPU, c'est toujours comme ça :
 - la majorité des CPU desktop ont 16 lignes (qui peuvent éventuellement être dynamiquement configurées en 8+8 ou 8+4+4), seuls les CPU AMD Zen et plus récents, et les gammes HEDT dérivées des serveurs en ont plus.
 - C'est le seul port en PCIe 3.0, c'est arrivé plus tard dans les chipsets.